数ヶ月前、私は学校の課題のために次の一般的なMakefile
を思いつきました:
# ------------------------------------------------
# Generic Makefile
#
# Author: [email protected]
# Date : 2010-11-05
#
# Changelog :
# 0.01 - first version
# ------------------------------------------------
# project name (generate executable with this name)
TARGET = projectname
CC = gcc -std=c99 -c
# compiling flags here
CFLAGS = -Wall -I.
LINKER = gcc -o
# linking flags here
LFLAGS = -Wall
SOURCES := $(wildcard *.c)
INCLUDES := $(wildcard *.h)
OBJECTS := $(SOURCES:.c=*.o)
rm = rm -f
$(TARGET): obj
@$(LINKER) $(TARGET) $(LFLAGS) $(OBJECTS)
@echo "Linking complete!"
obj: $(SOURCES) $(INCLUDES)
@$(CC) $(CFLAGS) $(SOURCES)
@echo "Compilation complete!"
clean:
@$(rm) $(TARGET) $(OBJECTS)
@echo "Cleanup complete!"
これは基本的にすべての.c
および.h
ファイルをコンパイルして、.o
ファイルと実行可能ファイルprojectname
をすべて同じフォルダーに生成します。
今、私はこれを少しプッシュしたいと思います。 次のディレクトリ構造でCプロジェクトをコンパイルするMakefileを作成するにはどうすればよいですか?
./
./Makefile
./src/*.c;*.h
./obj/*.o
./bin/<executable>
つまり、Cソースを./src/
から./obj/
にコンパイルし、すべてをリンクして./bin/
に実行可能ファイルを作成するMakefileが欲しいのです。
さまざまなMakefileを読み取ろうとしましたが、上記のプロジェクト構造で動作させることはできません。代わりに、プロジェクトはあらゆる種類のエラーでコンパイルに失敗します。もちろん、本格的なIDE(Monodevelop、Anjutaなど)を使用することもできますが、正直なところgEditと優れたol 'ターミナルを使用することを好みます。
実用的なソリューションを教えてくれるグルや、これを行う方法についての明確な情報はありますか?ありがとうございました!
** PDATE(v4) **
最終的な解決策:
# ------------------------------------------------
# Generic Makefile
#
# Author: [email protected]
# Date : 2011-08-10
#
# Changelog :
# 2010-11-05 - first version
# 2011-08-10 - added structure : sources, objects, binaries
# thanks to http://stackoverflow.com/users/128940/beta
# 2017-04-24 - changed order of linker params
# ------------------------------------------------
# project name (generate executable with this name)
TARGET = projectname
CC = gcc
# compiling flags here
CFLAGS = -std=c99 -Wall -I.
LINKER = gcc
# linking flags here
LFLAGS = -Wall -I. -lm
# change these to proper directories where each file should be
SRCDIR = src
OBJDIR = obj
BINDIR = bin
SOURCES := $(wildcard $(SRCDIR)/*.c)
INCLUDES := $(wildcard $(SRCDIR)/*.h)
OBJECTS := $(SOURCES:$(SRCDIR)/%.c=$(OBJDIR)/%.o)
rm = rm -f
$(BINDIR)/$(TARGET): $(OBJECTS)
@$(LINKER) $(OBJECTS) $(LFLAGS) -o $@
@echo "Linking complete!"
$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.c
@$(CC) $(CFLAGS) -c $< -o $@
@echo "Compiled "$<" successfully!"
.PHONY: clean
clean:
@$(rm) $(OBJECTS)
@echo "Cleanup complete!"
.PHONY: remove
remove: clean
@$(rm) $(BINDIR)/$(TARGET)
@echo "Executable removed!"
まず、次の理由により、$(OBJECTS)
ルールに問題があります。
file1.o
_および_file2.o
_で発見したように)foo.o
_)は、ルールが実際に生成するものではありません(_obj/foo.o
_)。私は次を提案します:
_OBJECTS := $(SOURCES:$(SRCDIR)/%.c=$(OBJDIR)/%.o)
$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.c
$(CC) $(CFLAGS) -c $< -o $@
@echo "Compiled "$<" successfully!"
_
$(TARGET)
ルールには、ターゲット名が実際にルールが構築するものを記述しないという同じ問題があります。そのため、make
を数回入力すると、理由はありませんが、Makeは毎回ターゲットを再構築します。小さな変更により以下が修正されます。
_$(BINDIR)/$(TARGET): $(OBJECTS)
$(LINKER) $@ $(LFLAGS) $(OBJECTS)
@echo "Linking complete!"
_
すべてが整ったら、より高度な依存関係の処理を検討できます。ヘッダーファイルの1つを変更すると、このメイクファイルはどのオブジェクト/実行可能ファイルを再構築する必要があるかを認識しません。しかし、それは別の日を待つことができます。
編集:
申し訳ありませんが、上記の$(OBJECTS)
ルールの一部を省略しました。修正しました。 (コードサンプル内で「ストライク」を使用できるといいのですが。)
-I
フラグをコンパイラフラグ(CFLAGS)に追加して、コンパイラがソースファイルを検索する場所を示し、-oフラグを追加してバイナリを残す場所を示すことができます。
CFLAGS = -Wall -I./src
TARGETPATH = ./bin
$(TARGET): obj
@$(LINKER) $(TARGETPATH)/$(TARGET) $(LFLAGS) $(OBJECTS)
@echo "Linking complete!"
オブジェクトファイルをobj
ディレクトリにドロップするには、コンパイル時に-o
オプションを使用します。また、$@
および$<
自動変数 もご覧ください。
たとえば、次の簡単なMakefileを考えます
CFLAGS= -g -Wall -O3
OBJDIR= ./obj
SRCS=$(wildcard *.c)
OBJS=$(SRCS:.c=.o )
all:$(OBJS)
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $(OBJDIR)/$@
更新>
メイクファイルを見ると、-o
フラグを使用していることがわかります。良い。引き続き使用しますが、出力ファイルを書き込む場所を示すターゲットディレクトリ変数を追加します。
先日学ぶことを目的とする場合は、Eclipse CDTに付属の優れたメイクファイルジェネレーターを使用します。ビルドツリーでいくつかの保守性/複数プロジェクトのサポートが必要な場合は、以下をご覧ください-
https://github.com/dmoulding/boilermake これはかなり良いことがわかりました..!