Dell PowerEdge R710のBIOSでECC DIMMを搭載したBIOS「アドバンストECC」を使用する必要がありますか？
デュアルIntel Xeon E5503 CPUを搭載したDell PowerEdge R710を使用しています。 96GB（12x8GB）のECC DIMMを搭載しています。 BIOSでは、メモリは「アドバンストECC」用に構成されています。
私の質問は、DIMMがすでにECCである場合、BIOSでこの「アドバンストECC」モードを有効にすることは理にかなっていますか、それとも「最適化」に切り替えるべきですか？
デルはこれらのモードを次のように説明しています。
アドバンストECCモードこのモードでは、2つのMCHを使用してそれらを「結合」し、128ビットデータバスDIMMをエミュレートします。これは主に、x8 DRAMテクノロジーに基づくDIMMのシングルデバイスデータコレクション（SDDC）を実現するために使用されます。 SDDCは、すべてのメモリモードでx4ベースのDIMMでサポートされています。 1つのMCHは完全に使用されておらず、このチャネルに取り付けられているメモリはPOST中に警告メッセージを生成します。
メモリ最適化モードこのモードでは、MCHは互いに独立して実行されます。たとえば、1つはアイドル状態で、1つは書き込み操作を実行し、もう1つは読み取り操作の準備をすることができます。メモリは、1つ、2つ、または3つのチャネルにインストールできます。メモリ最適化モードのパフォーマンス上の利点を完全に実現するには、CPUごとに3つのチャネルすべてを実装する必要があります。これは、3GB、6GB、12GBなどの一部の「非定型」メモリ構成が最高のパフォーマンスをもたらすことを意味します。これは、特定のRAS機能が必要でない限り、推奨されるモードです。
違いはありますが、x4またはx8デバイスでRAS（信頼性、可用性、サービス））機能が必要であり、ニーズのトレードオフを理解している場合にのみ意味があります。詳細詳細は、デルのホワイトペーパー Dell™PowerEdge™Servers 2009-Memory で説明されています。
また、R710に固有の詳細を含む構成とレイアウトは、PowerEdge R710のテクニカルガイドブックで入手できます（リンクについての評判がないため、これをGoogleに送信してください）。
注意すべき重要な問題は、チップ上のECCと、DellのBIOSが提供するシングルデバイスデータコレクション（SDDC）の「アドバンストECC」の違いです。両方にパフォーマンスの影響があります。 ECCは、チップへの書き込み中にエラーから回復します。ただし、SDDCはさらに一歩進んで、チップ全体が故障しても回復できるようにビットを編成します。例と詳細を見る SDDC E7500チップセット
問題は、マシンの特定の使用において、パフォーマンスや信頼性が最大の関心事であるかどうかです。チップの障害により、このマシンで重要なデータまたは使用量が失われ、実装に冗長性がない場合は、アドバンストECCが最適な方法です。ただし、より重要なパフォーマンスへの影響がある場合にそうします。
私は、単一のMicrosoft SQL Serverを実装するために、Dell PowerEdgeサーバーのフィールドに両方を実装しました。さらにサポートが必要な場合は、コメントでお知らせください。
お役に立てば幸いです。
編集：カバレッジギャップ/ ECCの実装
はい、両方を実装してもカバレッジギャップがあります。特に高可用性サーバーのクラスターを使用しているため、IMHOはAdvanced ECCを使用する必要があります。クラスター化されたデバイスの利点と比較して、パフォーマンスへの影響は最小限です。 Crucialによると、一般的に ECCメモリのパフォーマンスが2％低下 しかない。
ギャップは、発生するエラーのタイプと、それぞれがエラーを処理する方法により具体的です。あなたの特定の状況では、それはデータ損失に変換されるべきではありません。これはエンタープライズDBMSであり、エラーであるため、並行性の問題などは、データの損失を防ぐためにソフトウェアレベルで管理されます。適切に構成されたDBMSでの変更の詳細な履歴が保持され、それを使用するソフトウェアは通常、重大なエラーが発生した場合にトランザクションを「ロールバック」するように設定できます。
ECC実装
ECCは、メモリの読み取り/書き込みのビットエラーを修正しようとします。ただし、エラーがさらに重大な場合、ECCも回復できず、潜在的なデータの損失を引き起こします。 ServerFault/ECC ramとは何か、なぜそれが優れているのか？
ECC_Memoryのウィキペディア によると
ECCメモリは、シングルビットエラーのないメモリシステムを効果的に維持します...
[〜＃〜] sddc [〜＃〜]
上記のE7500チップセットのドキュメントを参照する場合（メモ Intelの55xx/56xxが必要 login/partnershipですが、アイデアは似ているため、最初にリンクしなかった理由です）、SDDCとその方法について説明しています可能になりました。基本的に、メモリに書き込まれた単語を整理する手法を使用して、すべての単語がすべての単語に単一ビットエラーのみが含まれるように書き込まれますつまり、単語は回復可能である必要があります。シングルビットエラーから（上記のように）。 これがWordごとなので、x4デバイスで最大4ビットのエラー（Wordごとに1つ）とx8デバイスで最大8ビットのエラー（まだワードごとに1つ）から回復できる可能性があります各単語をエラー修正することにより
追加のエラー、より多くのビットエラー、合計メモリエラー、チャネルエラー、バスエラーなどは、すべて恐ろしい問題を引き起こす可能性がありますが、それがクラスターとエンタープライズDBMSがある理由です。
つまり、すべてを有効にし、エラー訂正アルゴリズムで訂正するにはビットエラーが多すぎる場合でも、エラーが発生します（エラーカバレッジギャップなど）。ただし、これらは非常にまれです。